除了EDA，IP和SoC公司之外，今年的發展援助委員會的特點還在於推廣其特定技術品牌和建立行業應遵循的標準的行業機構數量。

Accellera的 ，促進系統級設計，建模和驗證標準的機構與幾家行業領先的公司相關聯，並公佈了有關EDA和IP標準的聲明。

Accellera的使命是提供一種平台語言，以改善電子產品的設計和驗證以及生產力，高通公司高級工程總監陸岱和Accellera主席宣布便攜式測試和刺激標準（PSS）1.0已獲批准由組織。

該規範 - 可免費下載 - 允許用戶指定一次驗證意圖和行為，並在多個實現和平台中使用它們。

新標準立即可用 下載 免費。

用於SoC測試的刺激和測試場景的單一表示以及用於硬件和軟件驗證的覆蓋度量可以被不同集成級別和不同配置的許多用戶用於生成仿真，仿真，FPGA原型設計和後矽實現。

戴認為，該標準將對行業產生“深遠影響”，因為它將重點從系統級驗證轉移，並通過使用一個可跨多個平台進行設計和驗證的測試規範來提高設計人員的工作效率。

該標准定義了特定於域的語言和伴隨語義等效的C ++類聲明，並基於面向對象的編程語言，硬件驗證語言和行為建模語言創建了單一的激勵和測試場景表示。結果可供整個設計團隊使用，包括驗證，測試和設計規程，以及不同的配置，並從不同供應商中選擇最佳工具以滿足驗證要求。該標準使用本機構造來實現數據流，並發和同步，資源需求以及狀態和轉換。

在DAC， 韻律 宣布它 Perspec系統驗證程序 設計工具支持Portable Test and Stimulus標準。的一部分 驗證 這套工具可自動化汽車，移動和服務器SoC覆蓋範圍，並聲稱可將系統級測試效率提高10倍。

Perspec System Verifier提供了一種基於抽像模型的方法，用於從PSS模型定義SoC用例，並使用統一建模語言（UML）活動圖來可視化生成的測試。

Perspec System Verifier測試針對Verification Suite中的每個工具進行了優化，包括Cadence Xcelium並行邏輯仿真，Palladium Z1企業仿真平台和基於Protium S1 FPGA的原型設計平台。該工具還與該公司的vManager Metric-Driven Signoff平台集成，以支持PSS中的新用例覆蓋。它生成可以使用驗證IP（VIP）的測試，以便可以通過PSS方法重新使用驗證內容，以加速SoC驗證。

另一家支持PSS的公司是 導師。該公司即將發布的Questa inFact工具將支持該標準。 （公司在2014年向該組織捐贈了Questa inFact技術，這是該標準的基礎，並聲稱該公司。）

它認為PSS將提高采用率 便攜式刺激技術應用於更廣泛的主流應用，並幫助IC工程師在新興市場的產品設計中高效協作，如人工智能（AI），5G無線通信和自動駕駛。

Mentor表示，Questa inFact使用機器學習和數據挖掘技術將生產力提高了40倍，並涉及IC開發的多個階段。設計人員可以在IC級完成性能和功耗分析，驗證工程師可以在更短的時間內實現更高水平的覆蓋，而驗證工程師可以完全集成硬件和軟件，測試工程師可以分析和優化他們的回歸測試環境，Mark Olen解釋說，產品營銷組經理，Mentor IC Verification Solutions部門。

該公司一直在改進該工具，以便在其發展過程中遵守PSS，並將其應用分類機器學習添加到其基於圖形的Questa inFact技術中，以實現尚未驗證的方案的目標。這加快了IP塊級別的會議覆蓋率目標，並提高了IC級裸機測試的實用性。該工具在模擬或仿真期間從每個後續場景中學習。

數據挖掘技術的應用將便攜式刺激的應用擴展到驗證之外。它使工具能夠收集和關聯事務級活動，以表徵IC設計性能參數，例如結構路由效率和帶寬，系統級延遲，高速緩存一致性，仲裁效率，無序執行和操作碼性能。它還可以分析和優化回歸測試環境，以避免模擬和仿真週期的需要。

該工具可用於使用Questa仿真器生成IP塊級功能覆蓋的UVM SystemVerilog測試場景，然後使用公司的Veloce仿真器重新使用測試場景生成C / C ++測試，以便在IC級驗證時生成流量。它還可用於在系統級生成彙編代碼，用於指令集驗證和使用Vista虛擬原型系統進行架構探索的C / C ++場景。當與Mentor的Catapult高級綜合工具集一起使用時，它可以在之前生成C / C ++場景，並在行為綜合之後進行RTL測試。