這些工具基於ATopTech技術，這是Synopsys提起的訴訟的主題。隨後，重建了這些工具，修改了與Synopsys命令相同的命令，Avatar的應用工程經理Lily Cheng解釋道。

作者：Caroline Hayes，DAC

Aprisa為IC設計提供佈局，時鍾樹綜合，路由，優化和嵌入式分析引擎。它支持標準數據輸入和輸出，包括Verilog，SDc，LEF / DEF，Liberty和GDSII。專利技術專為應對28nm及以下設計挑戰而開發，其位置和佈線工具經半導體代工廠認證，適用於28nm，20nm，16nm，14nm，10nm和7nm工藝節點的設計。

放置工具動態地自動選擇用於優化的主要場景，以有效地包括物理實現期間的所有簽核場景，以減少設計迭代的次數。

它還支持高級過程節點的所有EM規則，並在路由期間集成EM檢查和修復。
Cheng解釋說，內部分析引擎與代工廠批准的簽核工具相關聯，以實現可預測的設計收斂。

另一個特徵是接近簽核時序分析。嵌入式定時器與簽核定時工具相關聯，並支持各種片上變化方法，包括AOCV，SBOCV，SOCV和LVF。它還支持基於圖形和路徑的分析和優化以及高級信號完整性和噪聲分析。在優化期間啟用所有時序特徵，據稱這可以提高收斂速度。

Color-Aware DPT路由是該公司的專利路由技術，它使用正確的構造方法來避免在DRC簽名期間出現雙重模式技術違規。

UPF和CPF均支持低功耗驅動優化，具有洩漏和動態功率驅動優化。

Apogee分享Aprisa的分析引擎和數據庫，用於計算bock和頂級時間之間的相關性。它為複雜的芯片設計提供了無縫的集成設計環境，具有低功耗和裸片尺寸。多線程和分佈式系統旨在實現高計算吞吐量。